研发阶段，想要进行 SMT 少量多样的试验设计，却找不到配合厂商可以协助？想确认先进封装、IC 晶片寿命与效能，却因 SMT 品质不佳，导致可靠度寿命预估失準？欲测试上板后的 IC 品质，却因 IC 尺寸太微小，连 SMT 样品製备都有困难？
因应物联网（IoT）、AI、自动驾驶的发展，如何快速传输以及处理大量的数据已是现在发展的趋势，当高效能运算（High Performance Computing，HPC）成为製程技术研发的重中之重，在设计以及封装複杂度只增不减的情况下，先进封装技术将成为辅助摩尔定律延寿的最大助力。包括晶圆代工厂（Fabs）的台积电的 InFO/CoWoS；IDM 厂 INTEL 的 EMIB；封装测试厂（OSATs）日月光的 FoCoS、硅品的 SLIT、艾克尔 SWIFT/SLIM 都是当今非常火红的技术。
先进封装最大挑战来自于异质整合晶片内含多种材质，堆叠複杂容易导致翘曲（Warpage）；此外，随着线宽 / 线距的缩小，翘曲的程度易导致表面黏着技术（SMT）过程异常甚至影响后续板阶可靠度（Board Level Reliability）结果，半导体验证大厂宜特科技，近年来接到非常多客户在试验设计（Design of Experiment，DOE）等研发阶段，有 SMT 需求，希望可以在产品量产前，进行一些材料选择。
针对 Substrate 进行手动植球、除球，导入合适锡球
锡球成分是决定产品品质好坏重要因素之一，若等到产品量产才发现锡球有问题，可能为时已晚。
因此宜特可靠度验证实验室遇及许多客户在产品设计阶段初期，尝试不同锡球成分与 package 的匹配来选择最佳的锡球材料，植球主要分为两种应用：
- 锡球焊锡可靠度验证：使用特殊设计的治工具，将所需验证锡球植在基板（substrate）上。
- 锡球支撑性验证：因零件尺寸随着封装技术日益变大，大尺寸零件容易因翘曲及零件本体重量造成焊接异常如短路。宜特可靠度验证实验室，可将铜核球结构的锡球植上基板以增加支撑性，避免焊接短路问题发生（图一）。锡球总类包括各类锡银铜合金锡球、不同核心锡球（如铜核球）等，藉由锡球植上基板的 DOE 结果，导入合适锡球，将可提高产品验证成功率。
▲ 图一：植锡球製程。
而在除球作业上，因应封装样式的多样性，除了植锡球外，宜特可靠度验证实验室也遇到需进行除球作业的案例，例如样品晶背（Backside）有 Silicon 时，就需进行样品前处理，将锡球去除，以利后续的翘曲量测模拟能够顺利执行。
▲ 图二：除锡球製程。
解决空焊短路机率，模拟确认 SMT Solder Joint 参数
异质整合材料堆叠複杂，容易导致翘曲失控，因此宜特可靠度验证实验室也接到非常多包括 IC 设计、晶圆代工及封装测试厂的需求，希望可以先模拟确认翘曲数据，调整锡膏印刷钢板设计及回流焊温度，藉此减少因翘曲造成空焊及短路问题的机率（图三）。依据此方式，宜特已成功替多家厂商克服 PCB 或 IC 翘曲的焊接问题。
▲ 图三：SMT 上板前，可针对元件与 PCB 进行模拟分析，预先了解翘曲情形。
透过治具对位製作，解决上板不平整、板弯问题
此一案例为上下两层 PCB、中间印锡膏放置垫极零件（图四）。然而此方式，容易导致垫极材料黏着时在上下两层 PCB 时，有不平整或板弯的状况。因此必须靠「治具对位」来解决。
治具的製作，最难的地方在于必须考量锡膏厚度及开孔来符合焊接条件，且上下两层必须精準对位。
宜特可以协助您进行治具的製作、上板、以及后续还可串接故障分析实验室，透过 X-ray 确认焊接品质。
▲ 图四：治具对位。
结语
身为半导体产业的工程师，难免遇到自家 SMT 产线产能都已被预约额满，无法支援 DOE 阶段少量多样的研发品；而身为 IC 设计的工程师，也一定遇过大型封装厂无法进行研发。
半导体验证厂商宜特科技，提供 SMT 服务，可以量身订做测试样品进行品质与可靠度验证外，也可协助执行各式工程 DOE 及寻找最佳组合参数，协助客户克服在研发阶段所遇到的 SMT 黏着问题。进一步谘询请洽 +886-3-579-9909 分机 1068 邱小姐，Email：[email protected]。
